Socionext Taiwan

聯絡我們
繁中
/
ENGLISH

DFT(Design For Test)技術

隨著工藝的細微化、電路規模增大以及電路運行的高速化、低功耗化,SoC測試變得更加複雜。為解決這個課題,Socionext在壓縮掃描電路、記憶體BIST、邊界掃描電路等DFT基礎上,為提高測試品質及成品率,還使用各種DFT技術實現高品質測試。

[Socionext實施的DFT技術]

用於提高測試品質的實際速度、低功耗測試技術

  • 使用內置於晶片的PLL時鐘測試
  • 抑制測試時電力的測試

提高成品率的記憶體冗餘緩解處理、故障診斷技術

Top